산업

삼성, 3나노 설계키트 팹리스에 제공...파운드리 포럼서 로드맵도 공개

발행일시 : 2019-05-15 10:56
14일(현지시간) 미국 산타클라라에서 열린 삼성 파운드리 포럼 2019 행사에서 정은승 삼상전자 파운드리 사업부 사장이 기조 연설을 하고 있다. <14일(현지시간) 미국 산타클라라에서 열린 삼성 파운드리 포럼 2019 행사에서 정은승 삼상전자 파운드리 사업부 사장이 기조 연설을 하고 있다.>

반도체 파운드리를 비롯 비메모리 시장을 강화하고 있는 삼성전자가 파운드리 주요 고객사인 팹리스 기업(반도체 설계업체)에게 최신 3나노 공정 설계 키트를 제공했다. 3나노 GAA 공정은 기존 7나노 대비 소비전력을 절반 가량 줄이면서 성능은 30% 이상 높인 기술이다. 

삼성전자는 14일(현지시간) 미국 산타클라라 메리어트호텔에서 '심성 파운드리 포럼 2019'를 열고, 차세대 3나노 GAA(Gate-All-Around) 공정 설계 키트를 팹리스 고객에게 배포했다고 밝혔다. GAA는 반도체 업계에서 핀펫(FinFET)의 뒤를 잇는 차세대 공정으로 주목받고 있다.

삼성전자는 지난해 파운드리포럼에서 3나노 공정에 GAA 기술을 도입하겠다고 밝힌 이후 올해는 3GAE(3나노 Gate-All-Around Early) 공정 설계 키트를 배포했다. 공정 설계 키트는 파운드리 회사의 제조공정에 최적화된 설계를 지원하는 데이터 파일로, 팹리스 고객은 이를 통해 삼성전자의 파운드리 공정에 최적화된 방향으로 회로 설계를 효율적으로 할 수 있다.

삼성전자 관계자는 "공정 설계 키트를 활용하면 팹리스 업체가 보다 쉽게 제품을 설계할 수 있고 출시까지 소요 시간을 단축할 수 있다"고 설명했다. 이번에 개발된 3GAE 공정은 7나노 핀펫 대비 칩 면적은 45%가량 줄이면서도 약 50%의 소비전력 감소와 약 35%의 성능을 향상시켰다.

특히 삼성전자는 3나노 공정에서 독자 개발한 'MBCFET(Multi Bridge Channel FET)' 기술을 도입한다. 이는 기존에 가늘고 긴 와이어 형태의 GAA 구조를 한층 발전시켜 종이처럼 얇고 긴 모양의 나노시트를 적층하는 방식이다. 

삼성전자 클린룸 반도체 현장. <삼성전자 클린룸 반도체 현장.>

이와 함께 삼성전자는 팹리스 고객들에게 'SAFE-클라우드' 서비스도 시작한다. SAFE-클라우드는 아마존웹서비스(AWS), 마이크로소프트(MS), 자동화 설계툴 회사인 케이던스(Cadence), 시놉시스(Synopsys)와 함께 진행하며 보안성이 높은 클라우드 환경을 제공한다. 

이를 통해 삼성전자와 파트너사들이 제공하는 공정 설계 키트, 설계 방법론, 자동화 설계 툴 등의 각종 자산을 활용해 투자 비용을 줄일 수 있다. 

정은승 삼성전자 파운드리사업부장 사장은 "반도체 공정과 생산, 패키지 분야의 앞선 기술뿐만 아니라 파운드리 업체와 고객, 파트너가 서로 신뢰하고 비전을 공유하는 것도 매우 중요하다"며 "이번 포럼을 통해 삼성전자의 기술적 성과와 목표를 공유할 수 있어서 무척 기쁘다"고 말했다. 

한편, 삼성전자는 6월에는 중국 상하이에서 파운드리포럼을 열고 7월 한국, 9월 일본, 10월 유럽 등으로 옮겨 고객사 확보 및 마케팅에 주력할 방침이다.

김민우 기자 min@nextdaily.co.kr

© 2019 nextdaily.co.kr 무단전재 및 재배포금지

(주)넥스트데일리 | 등록번호 : 서울 아 01185 | 등록일 : 2010년 03월 26일 | 제호 : 넥스트데일리 | 발행·편집인 : 구원모
서울시 금천구 가산디지털2로 123, 701호ㅣ발행일자 : 2005년 08월 17일 | 대표전화 : 02-6925-6318 | 청소년보호책임자 : 나성률

Copyright © Nextdaily. All Rights Reserved